2026年5月25日，在上海举行的国际电路与系统研讨会上，华为提出“超定律又被称为韬定律”的概念，宣称摩尔定律正在逐步失效，半导体行业将进入以时间常数为核心的新优化阶段。

这一观点迅速引发争议，有人认为只是先进封装换了说法，也有人认为这是概念营销。但争论的核心并不在名字，而在芯片优化目标是否正在从尺寸缩小转向系统延迟重构，这背后意味着整个半导体发展路径可能正在发生变化。

摩尔定律的边界与失效压力

摩尔定律本质上是对晶体管密度增长的经验总结，但它长期依赖登纳德缩放定律成立，也就是尺寸缩小同时带来功耗可控。然而当制程进入深纳米阶段之后，阈值电压无法同步下降，功耗与漏电问题开始显著放大，量子隧穿效应逐渐显现，使晶体管进一步缩小变得越来越困难。

与此同时，制造成本急剧上升，使得先进制程逐渐成为少数厂商才能参与的高门槛游戏。这意味着传统依赖“更小尺寸换更强算力”的路径正在接近物理与经济双重极限。

韬定律的核心是时间常数优化

韬定律的核心并不是替代摩尔定律，而是改变评价体系，将优化目标从尺寸转向时间常数，也就是RC延迟。在芯片与电路中，信号传播速度本质上取决于电阻与电容的乘积，这个时间常数决定了信息从输入到输出的真实延迟。

随着晶体管缩小收益递减，单纯依靠几何微缩已经无法持续降低系统延迟，因此优化重点开始扩展到材料、电路结构、封装方式乃至系统架构，通过降低传播路径与减少不必要的传输层级来提升整体效率。

在实际工程尝试中，这种思路体现为多个层面的系统性优化。在芯片层面，通过三维封装与逻辑折叠减少物理距离，使计算单元更紧密连接，从而缩短信号传播时间。

在系统层面，通过统一互联架构减少不同协议之间的转换开销，将原本多级传输路径压缩为更直接的数据通路。在更高层级，通过光电混合互联缩短传输距离，将部分长距离电互联替换为更高效的光传输方式。

这些方法共同指向一个目标，不再单纯追求晶体管密度，而是降低端到端信息延迟。

韬定律的争议本质并不在于概念本身是否成立，而在于它是否揭示了一个现实趋势，即半导体竞争正在从几何缩放转向系统优化。当尺寸缩小逐渐触及物理边界之后，决定算力效率的关键因素开始转向时间与路径，这意味着芯片设计的逻辑正在被重新书写。